导语：

在当今半导体行业快速演进的背景下，指令集架构（ISA）已成为芯片设计的核心枢纽。ARM、x86 等传统闭源架构长期占据主导地位，但随着物联网、人工智能、汽车电子等新兴领域对芯片定制化、功耗效率和安全可控性的需求不断攀升，“开源”与“可裁剪”成为新赛道的关键。

RISC‑V，作为首个真正意义上的开源指令集架构，凭借其零许可费、模块化设计和高度可扩展性，迅速在业界与学术界引发热议，并正走向从实验室到大规模量产的应用落地。

今天带大家一起来了解RISC-V，解开为什么他将成为我们国产芯片崛起的关键。

01

RISC‑V 指令集近期“爆火”的原因与优势

有关注AISC的朋友们可能都会发现，越来越多的半导体企业都开始推出了RISC-V架构。例如最早，Western Digital于2018年宣布开源其SweRV Core™处理器内核，以加速边缘到核心的定制化架构开发；阿里巴巴平头哥（Pingtouge）在2019年推出首款多核64位XuanTie910处理器，面向AI、5G、loT和自动驾驶等高性能场景；近期，平头哥又在2025年发布了面向服务器级的C930高性能RISC-V芯片。

在这一波接一波的重要落地与量产消息背后，RISC-V能迅速获得行业关注，归功于其多重技术与商业优势：

1.零许可费与开放许可

1. RISC‑V 遵循 BSD 风格开源协议，自身不收取任何授权费，任何企业或个人都可免费使用、修改和再分发，有效降低前期成本和法律合规障碍。

2. 2.模块化、可裁剪的指令集
   从基础的 RV32I/RV64I，到 M（乘除）、A（原子）、F/D（浮点）、C（压缩）、V（矢量）等标准扩展，再到完全自定义的私有指令，设计者可根据性能、功耗、面积等需求灵活拉取或剔除特性，避免不必要的资源浪费。

3. 3.高度可定制的私有扩展
   厂商可在标准 ISA 之外定义面向 AI 加速、加密计算或信号处理的专用指令，以硬件级方式极大提升特定算法的执行效率与安全性。

4. 4.丰富且日益完善的开源生态
   主流编译器（GCC、LLVM）、仿真器（Spike、QEMU）、调试器（GDB）已全面支持 RISC‑V；Linux、Zephyr、FreeRTOS 等操作系统和各种中间件也在快速适配，形成从 IP 到软件工具链的完整产业生态。

5. 5.供应链多样化与安全可控
   在地缘政治与产业链风险日益凸显的背景下，RISC‑V 为政府和企业提供了摆脱对单一 ISA 厂商依赖的可能，特别是在中国市场，“自主可控”成为推动力之一。

   
   

正是这些技术与商业层面的优势，使得从大型存储厂商到互联网巨头，再到新创 IP 提供商，都竞相推出基于 RISC‑V 的解决方案，共同推动这一开源指令集架构走向更广阔的应用舞台。

指令集对比

由于我们的很多粉丝并非做CPU/GPU出身，所以关于指令集这边有必要做个详细的说明：

什么是“指令集”？

想象一下，处理器就像一位工厂车间的工人，而“指令”则是下达给工人的操作命令。比如“把货物从这里搬到那里”、“把两个数字相加”或者“检查这个零件是否合格”。不同的指令集，就是工人能听懂的一整套命令。

·有的指令很基础，就像“加”、“减”、“取货”、“放货”；

·有的指令更高级，就像“快速分拣一批货物”或“批量加密”；

·“扩展”就好比给工人配备了新工具，让他能完成更多高级任务；

·压缩指令”则相当于用更简短的话告诉他相同的动作，节省沟通时间和仓库空间。

可以说，指令集是软件和硬件之间的接口，简单来说指令集就是软件与硬件之间沟通的"翻译官"，是芯片产业中不可或缺的基础部分。

使用不同的指令集，代表着不同的CPU。目前市面上的CPU分类主要分有两大阵营，一个是Intel、AMD为首的复杂指令集（CISC）CPU，另一个是以IBM、ARM、RISC-V为首的精简指令集（RISC）CPU。

不同的指令集决定着CPU的处理方式。从指令集角度来看，CPU的效率主要通过两种思路来提升：要不通过降低每个程序所需的指令数来提升效率，要不通过降低每条指令所需的时间周期数来提升效率。

CISC更偏重前者，而RISC更侧重后者。目前来看，CISC指令集较为复杂，提供了丰富的指令，能够减少程序员的编程工作量。

然而，随着计算机科学的发展，人们发现这种复杂性会导致处理器的性能和能效下降。因此，RISC应运而生，它采用了一种更简单、更高效的设计理念，通过优化指令集，提高处理器的性能和能效，成为21世纪以来所有新兴领域的绝对主流。

当前，指令集通常可以分为以下几种：

RISC‑V 架构介绍

RISC-V的指令集架构（ISA）由以下几方面组成：

• ·基础整数指令集 (Base Integer ISA): 这是 RISC-V 处理器必须实现的核心部分。

• ·RV32I: 32位基础整数指令集，包含约40条指令，操作32个32位整数寄存器 (x0-x31，其中x0恒为0)。

• ·RV64I: 64位基础整数指令集，操作32个64位整数寄存器。

• ·RV128I: 128位基础整数指令集（目前仍在开发和标准化中）。

• ·还有一个嵌入式版本 RV32E，它只有16个整数寄存器，适用于资源非常受限的微控制器。

• ·标准扩展 (Standard Extensions): 这些是可选的、标准化的指令集扩展，用单个字母表示。一些常见的标准扩展包括：

• ·M: 整数乘法和除法指令。

• ·A: 原子操作指令，用于多核同步。

• ·F: 单精度浮点指令。

• ·D: 双精度浮点指令。

• ·Q: 四精度浮点指令。

• ·C: 压缩指令扩展。允许将常用的32位指令压缩为16位指令，从而减小代码密度，提高缓存效率，尤其适用于内存受限的嵌入式系统。

• ·B: 位操作扩展。

• ·V: 向量处理扩展，用于高性能计算和数据并行处理。

• ·P: Packed SIMD (单指令多数据流) 扩展。

• ·H: Hypervisor 扩展，用于支持虚拟化。

• ·还有更多针对特定功能的扩展正在不断开发和标准化。

一个典型的 RISC-V 处理器命名会反映它所支持的指令集，例如 RV64IMAFDC 表示该处理器支持64位基础整数指令集、整数乘除法、原子操作、单精度浮点、双精度浮点和压缩指令。

• ·特权级架构 (Privileged Architecture): RISC-V 定义了不同的特权级别，以支持操作系统和系统安全。主要包括：

• ·User Mode (U-mode): 用户应用程序运行的模式。

• ·Supervisor Mode (S-mode): 操作系统内核运行的模式。

• ·Machine Mode (M-mode): 最高特权级别，通常用于引导加载程序 (bootloader) 和底层固件。这是所有 RISC-V 硬件平台必须实现的模式。

• ·Hypervisor Mode (H-mode): 用于支持虚拟机监视器 (VMM) 或 Hypervisor。

·指令编码格式：所有标准指令都基于32位对齐，主要有六种格式：

·微架构实现多样性：尽管ISA一致，具体微架构设计可高度定制。

·经典五级流水：IF → ID → EX → MEM → WB，适合入门与中端核。

·超标量＋乱序：重命名寄存器、乱序发射／提交，提高 IPC，面向高性能核。

• ·深度流水与分支预测：结合动态预测、投机执行，用于服务器级处理器。

• ·单周期或两级流水：极简设计，适配超低延迟的 MCU 和硬实时应用。

  
  

04

RISC‑V 的应用与发展趋势

精简指令集的RISC-V和ARM都有很好的低功耗特点，适用于嵌入式系统、物联网设备、移动设备等低能耗场景。X86则比较高功耗，适合用于高性能计算、云计算、大数据分析等高能耗场景。

• 嵌入式与 IoT

• Espressif、SiFive、阿里平头哥等已推出多款低功耗 MCU，广泛应用于智能家居、可穿戴、工业传感器。

• 
  

• 汽车电子与 ADAS

• RISC‑V 在 BMS、IVI、域控制器等领域开始试水；安全扩展和功能安全认证（ISO 26262/ASIL）是推进关键。

• AI 与高性能计算

• 向量扩展 V + 私有定制指令成 AI 加速器的新宠；基于 RISC‑V 的开源加速板、定制 SoC 正在陆续发布。

• 数据中心与服务器

• 虽仍处于测试验证阶段，但部分云厂商与开源社区已启动 RISC‑V 服务器处理器项目，瞄准更优能效比与性价比。

• 生态与标准化

• RISC‑V International 定期发布标准规范；Linux 核心、LLVM、Zephyr 等项目持续增强兼容性；商业 IP 与开源软硬件的协同加速整体生态成熟。

• 未来展望

• 随着更多主流 EDA 工具链、OS 支持和安全认证的完善，RISC‑V 有望在更多高可靠与高性能场景实现突破，成为下一个“工业级” ISA 标准。

从最初的学术实验打如今百花齐放的产业布局，RISC-V正以其独有的开源精神与技术优势，重塑全球芯片生态的竞争格局。未来，随着更多企业与开源社区的深度协作，RISC-V有望在更多垂直领域和高端市场赢得一席之地。